针对IEEE-754标准浮点指数运算的要求,通过对现有的几种指数运算硬件实现方法的分析,结合牛顿迭代原理推导出一种新的按指数速度收敛的算法,并用Verilog HDL语言实现了一个精度为56位的指数运算单元.该算法通过查表和乘法来实现迭代操作,并通过增加迭代次数来降低查找表的大小.所实现的运算单元采用九级流水线结构,工作频率可以达到200MHz. 


代的快速收敛指数算法的设计与实现.pdf

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。