在分析串行结构CRC生成算法的基础上,提出了一种高效的8bit并行CRC-32校验码生成算法.利用该算法在特定FPGA芯片上实现了任意字节的CRC-32校验码的生成模块,该模块仅占用93个逻辑单元,最高数据吞吐量可达2 400Mbps. 


并行CRC32校验码生成算法研究及其实现.pdf

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。