完成了H.264 baseline解码器中运动补偿模块的Verilog建模,通过了功能验证和综合.该运动补偿模块可用于H.264 baseline解码器的FPGA实现和ASIC实现. H264 baseline解码器中运动补偿模块的硬件设计.pdf
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
1735892570 阅读：2922
1432534735 阅读：7027
1744855079 阅读：11813
1721030087 阅读：11966
发布文章
